

Pokud budeme chtít splnit zadání pomocí paralelní sběrnice, budeme k tomu potřebovat tolik vodičů pro přenos dat, kolik bitů má přenášené číslo. Jenže musíme také zadat, komu je toto číslo určeno. Tato část se nazývá adresová a potřebujeme tolik vodičů, kolik bitů má příslušná adresa. To ovšem ještě není všechno. Celou sběrnici musíme nějak řídit, k čemuž opět potřebujeme několik vodičů. Pokud toto všechno shrneme vidíme, že celá paralelní sběrnice se skládá z částí

- datová
- adresová
- řídicí

Pokud se přidržíme myšlenky sběrnice v paměti, jistě si uvědomíte úlohu vstupů data a adresa. Za řídicí část pak samozřejmě slouží vstupy zápis/čtení, výběr čipu nebo vybavení výstupů.

Zcela jiná situace je u sériové sběrnice. U ní se všechno přenáší sériově po jediném vodiči. Po něm jdou jak data, tak adresa i řídicí signály. Podstatné je, aby byly předem domluveny podrobnosti přenosu, především v jakém pořadí všechny údaje následují. Tuto dohodu nazýváme jako **komunikační protokol**. Samozřejmě neexistuje pouze jeden, ale jsou různé. Na první pohled je zřejmé, že sériová sběrnice je velmi jednoduchá. Přesto má jeden vážný nedostatek. Představte si, že jeden obvod vyšle data na sběrnici a ty dorazí k obvodu, který má data přijmout. Jak ale říct „teď jsou data platná a tak je přečti“. To souvisí s tzv. synchronizací sběrnice. Později bude jedna z možností ukázána.


Z výše uvedeného popisu lze usoudit, že paralelní sběrnice bude výhodná na krátké a sériová na delší vzdálenosti. Skutečně např. existují paměti, které jsou z vnějšku připojeny po sériové sběrnici a uvnitř pak je propojení pomocí paralelní sběrnice. Z uvedeného plyne, že musí existovat převodníky sério – paralelní a paralelně – sériové. Jistě tušíte, že klíčovou částí těchto převodníků budou posuvné registry.

Ještě jedna okolnost musí být u sběrnic zmíněna. Je to tzv. **budič sběrnice**. Uvědomte si, že sběrnice je sice tvořena vodiči, ale ty nejsou ideální. Mají svoji kapacitu a indukčnost. Výpočet sběrnic rozhodně nepatří mezi středoškolskou učební látku, protože se jedná o tzv. rozprostřené parametry. Přesto i s dosavadními znalostmi si jistě dovedete představit, že pokud je výstup zatížen kapacitou sběrnice, budou jak náběžné i sestupné hrany impulzů ovlivněny. To proto, že je třeba tuto kapacitu nabíjet i vybíjet. Budič sběrnice tedy musí tvořit výkonový prvek. Další vlastnosti budičů pak souvisí s konkrétní sběrnici.

7.2 Třístavová sběrnice


Tento typ sběrnice je obvykle využíván jako paralelní. Jak bylo již dříve vysvětleno, principem sběrnice je propojení několika obvodů k předávání dat, případně adres po společném vodiči (vodičích). Jenže co se stane, pokud na výstupu jednoho obvodu bude úroveň log 0 a druhý obvod pak log 1? Pokud bychom uvažovali spínací prvky výstupů jako ideální, představoval by tento příklad z hlediska zdroje zkrat. Protože však výstupní spínače nejsou ideální, byly by přetíženy a došlo by k jejich destrukci. Aby se to nestalo,

fungují budiče sběrnice jako třístavové. Odtud pak je původ názvu celé sběrnice. Je však třeba vysvětlit pojem třístavový. První dva stavy log 0 a log 1 jsou vám již známy. Třetím stavem se pak rozumí ten, kdy je budič odpojen od sběrnice. To samozřejmě není myšleno fyzicky, žádný drát nestříháme, ale elektricky. K tomu dojde tak, že oba výstupní tranzistory budou v uzavřeném stavu. (Uvědomte si ten rozdíl oproti normální funkci, kdy je vždy jeden tranzistor v sepnutém stavu.) Aby bylo možné to zajistit, musí mít budič sběrnice ještě jeden vstup který rozhoduje, zda je budič ke sběrnici připojen nebo je odpojen. Tento vstup se nazývá **Output Enable - OE**. Česky se používá pojem **vybavení výstupu**. Jak je budič sběrnice zapojen, ukazuje následující obrázek



Přivedením úrovně log 1 na vstup OE dojde k uzavření obou výstupních tranzistorů. Obvod se tak dostává do třetího, odpojeného stavu.

Uvědomte si, že naznačený obvod se týká jen jednoho bitu. Proto jsou tyto obvody sdružovány ve větším počtu do jednoho pouzdra. V řadě TTL logiky najdeme čtveřice, šestice nebo osmice. Vstup OE je pak pro všechny bity společný. To konstruktérům umožňuje relativně snadno vytvářet připojení na sběrnici. Existují však i obvody, které jsou obousměrné. V tom případě musí mít obvod ještě vstup pro řízení směru. Příkladem je obvod 74LS245. Je to obousměrný, třístavový budič sběrnice. Pro řízení směru u něj najde vstup **DIR - direction**. Při úrovni log 1 funguje obvod ve směru $A \rightarrow B$ a při úrovni log 0 směrem opačným. Nedejte se zmýlit, že nemá vstup OE. Výrobci u tohoto obvodu použili označení **G - gate**, ale význam je stejný. Povšimněte si, že tento vstup je aktivní v log 0, což je obvyklé.



Sortiment obvodů tohoto typu je velmi obsáhlý. Jednosměrné, obousměrné, s přímým nebo negovaným výstupem a spoustu dalších možností. Doporučuji vám podívat se do katalogu některého výrobce, abyste si udělali představu.


Třístavové budiče však najdeme i jinde. Tímto způsobem je zapojen každý výstup obvodu určeného pro komunikaci po tomto typu sběrnice. Typicky jsou to paměti.

7.3 Sběrnice s otevřeným kolektorem

Zcela jiný přístup k řešení používá tento typ sběrnice. Jak název napovídá, jako budič sběrnice se využívají tranzistory s otevřeným kolektorem a společným externím rezistorem. V tomto případě se může stát, že jsou sepnuty dva výstupní tranzistory současně. To však bude znamenat pouze to, že nebudeme vědět, který obvod to způsobil a pravděpodobně to tedy bude znamenat, že v komunikaci bude chyba, ale v žádném případě nemůže dojít ke zničení výstupu. To co je třeba řešit je tedy otázka synchronizace a komunikačního protokolu.

Velmi rozšířenou sběrnici tohoto typu je sběrnice I2C. Původně byla určena pro komunikaci jednotlivých obvodů spotřební elektroniky, ale dnes je pole aplikací daleko širší. Vtipným způsobem byla vyřešena otázka synchronizace. V souladu s předchozím i zde platí, že data, adresy a řídicí signály jsou přenášeny po jediném vodiči - SDA. Byl zde však přidán ještě jeden vodič, který v aktivním stavu přenáší hodinové signály - SCL. Aktivní signál je pak stáhnutí sběrnice na „0“.

Celý přenos začíná Startem - Start podmínkou, tj. postupným stáhnutím obou vodičů na „0“. Pak je v taktu signálu na SCL uskutečněn přenos 8 datových bitů. Po ukončení této části přenosu zůstává linka SDA uvolněná na „1“. Pokud chce příjemce dat potvrdit jejich přijetí, stáhne na „0“ tuto linku během devátého hodinového pulzu a vytvoří tak potvrzovací bit ACK. Celý přenos je ukončen Stop podmínkou, tj. postupným uvolněním obou vodičů.



Toto je však jen princip se kterým vystačíme u obvodů, které mají samostatně vyvedený vybavovací vstup CE a vývod R/W, který rozhoduje, zda probíhá zápis nebo čtení. Prakticky to znamená, že řídicí signály nejsou součástí přenosu a nejsou tedy využity všechny možnosti této sběrnice.